Project Trellis
Estado del proyecto: DesconocidoEstudia la arquitectura y el flujo de bits de configuración de las FPGA Lattice ECP5 y aporta información de dispositivos y herramientas para el desarrollo independiente con FPGA.
- Software o hardware objeto del proyecto
- Lattice ECP5 FPGA bitstreams
- Plataforma original
- Lattice ECP5
- Tipo de trabajo
- Ingeniería inversa y documentación
- Repositorio público principal
- github.com/yosyshq/prjtrellis
0 votos
Los votos expresan el interés de la comunidad, no el progreso ni la calidad del proyecto.
Descripción y alcance
Project Trellis estudia el flujo de bits y la arquitectura interna de ECP5 mediante un proceso de documentación experimental. Sus herramientas y su base de datos de dispositivos conectan esa investigación con un flujo de desarrollo abierto para FPGA. Su alcance se limita a ECP5, a diferencia de la investigación sobre iCE40 de IceStorm.
Admisión de colaboraciones
Política de colaboración desconocida
- Política de contribuciones asistidas por IA
- Sin especificar
Sistemas documentados para colaborar
Entorno de colaboración sin documentar
Progreso comunicado
No se ha comunicado el progreso
Código fuente, compilaciones y versiones
- Abrir repositorio · github.comgithub.com/yosyshq/prjtrellis