DecompHub
Accedi con GitHub

Project Trellis

Stato del progetto: Sconosciuto

Mappa l'architettura e il bitstream di configurazione degli FPGA Lattice ECP5, fornendo informazioni sui dispositivi e strumenti per lo sviluppo FPGA indipendente.

Software o hardware oggetto del progetto
Lattice ECP5 FPGA bitstreams
Piattaforma originale
Lattice ECP5
Tipo di lavoro
Reverse engineering e documentazione
Repository pubblico principale
github.com/yosyshq/prjtrellis
GitHub
Voti: 0

I voti esprimono l'interesse della community, non l'avanzamento o la qualità del progetto.

Descrizione e ambito

Project Trellis studia il bitstream e l'architettura interna degli ECP5 attraverso un processo di documentazione sperimentale. Gli strumenti e il database dei dispositivi collegano questa ricerca a un flusso di sviluppo FPGA aperto. Il progetto ha un ambito specifico ECP5, distinto dalla ricerca di IceStorm sugli iCE40.

Disponibilità ad accettare contributi

Regole sui contributi sconosciute

Regole sui contributi assistiti dall'IA
Non specificato

Sistemi documentati per contribuire

Ambiente di contribuzione non documentato

Avanzamento dichiarato

Avanzamento non dichiarato

Fonti, compilazione e release