Project Trellis

État du projet: Inconnu

Cartographie l’architecture et le flux de configuration des FPGA Lattice ECP5, en fournissant des informations sur les composants et des outils pour le développement indépendant sur FPGA.

Logiciel ou matériel étudié: Lattice ECP5 FPGA bitstreams
Plateforme d’origine: Lattice ECP5
Type de travail: Rétro-ingénierie et documentation
Dépôt public principal: github.com/yosyshq/prjtrellis

GitHub

Les votes expriment l’intérêt de la communauté, pas l’avancement ni la qualité du projet.

Présentation et périmètre

Project Trellis étudie le flux de configuration et l’architecture interne ECP5 par une démarche de documentation fondée sur l’expérimentation. Ses outils et sa base de données de composants relient cette recherche à une chaîne ouverte de développement sur FPGA. Le projet cible spécifiquement ECP5, à la différence des recherches d’IceStorm sur iCE40.

Accueil des contributions

Règles de contribution inconnues

Règles sur les contributions assistées par IA: Non précisé

Systèmes documentés pour contribuer

Configuration pour contribuer non documentée

Avancement communiqué

Avancement non communiqué

Code source, compilations et versions

Ouvrir le dépôt · github.comgithub.com/yosyshq/prjtrellis