Project Trellis
Стан проєкту: НевідомоДосліджує архітектуру й конфігураційний бітовий потік FPGA Lattice ECP5, надаючи відомості про пристрої та інструменти для незалежної розробки.
- Досліджуване ПЗ або обладнання
- Lattice ECP5 FPGA bitstreams
- Початкова платформа
- Lattice ECP5
- Тип роботи
- Зворотна розробка й документування
- Основний публічний репозиторій
- github.com/yosyshq/prjtrellis
Голосів: 0
Голоси відображають зацікавленість спільноти, а не готовність чи якість проєкту.
Про проєкт і його завдання
Project Trellis вивчає бітовий потік і внутрішню архітектуру ECP5 за допомогою експериментів та документування результатів. Інструменти й база пристроїв поєднують це дослідження з відкритим процесом розробки для FPGA. Проєкт присвячений ECP5, на відміну від IceStorm, що досліджує iCE40.
Можливість долучитися
Правила участі невідомі
- Правила використання ШІ
- Не зазначено
Системи учасників за документацією
Середовище учасника не описано
Заявлений прогрес
Прогрес не опубліковано
Вихідний код, збирання та релізи
- Відкрити репозиторій · github.comgithub.com/yosyshq/prjtrellis