DecompHub
Entrar com o GitHub

Project Trellis

Status do projeto: Desconhecido

Mapeia a arquitetura e o bitstream de configuração das FPGAs Lattice ECP5, fornecendo informações de dispositivos e ferramentas para desenvolvimento independente com FPGA.

Software ou hardware estudado
Lattice ECP5 FPGA bitstreams
Plataforma original
Lattice ECP5
Tipo de trabalho
Engenharia reversa e documentação
Repositório público principal
github.com/yosyshq/prjtrellis
Abrir repositório github.com
0 votos

Os votos expressam o interesse da comunidade, não o progresso nem a qualidade do projeto.

Descrição e escopo

Project Trellis estuda o bitstream e a arquitetura interna da ECP5 por meio de um processo experimental de documentação. Suas ferramentas e seu banco de dados de dispositivos conectam essa pesquisa a um fluxo aberto de desenvolvimento com FPGA. O esforço tem escopo específico na ECP5, distinto da pesquisa da IceStorm sobre iCE40.

Aceitação de contribuições

Política de contribuição desconhecida

Política de contribuições com auxílio de IA
Não informada

Sistemas documentados para contribuir

Ambiente de contribuição não documentado

Progresso informado

Progresso não informado

Código-fonte, compilações e versões